1 仿真結(jié)果

本設(shè)計實現(xiàn)了采用VHDL硬件編程語言和CPLD產(chǎn)生系統(tǒng)的數(shù)據(jù)源信號，包括模擬CCD輸出 的模擬信號產(chǎn)生前的一組數(shù)字信號和用于下**所需要的的控制時序，保證了系統(tǒng)輸出信號 的速度和相位關(guān)系。如圖3的仿真波形所示，ccdout[9..0]為模擬的圖像信號，shp、shd為 相關(guān)雙采樣信號，clock1、wrt為下**數(shù)模轉(zhuǎn)換模塊D/A的控制信號。參考脈沖shp和視頻 脈沖shd在一個像元間隔分別采樣一次，*終輸出信號為采集到的參考電平與視頻電平之間 的差值，采用相關(guān)雙采樣技術(shù)可以濾除疊加在輸出信號上的復(fù)位噪聲。

2 數(shù)模轉(zhuǎn)換及輸出處理模塊

選用DAC2900 作為數(shù)模轉(zhuǎn)換器，將模擬的灰度圖像經(jīng)數(shù)模轉(zhuǎn)換得到的模擬信號。DAC2900 是TI 公司生產(chǎn)的10 位高速D/A 器件，DAC2900 采用單一電源工作，電源范圍為3.3-5V， DAC2900 是電流輸出數(shù)模轉(zhuǎn)換器，它提供差分電流輸出，可支持單端或查分應(yīng)用。兩個輸出 電流的匹配確保在差分輸出結(jié)構(gòu)中提高其動態(tài)性能，電流輸出可直接與輸出電阻相接，提供 兩個互補的單端電壓輸出，也可直接輸入變壓器。

DAC2900的模擬信號輸出可以采取單端輸出方式或者差分輸出方式。單端輸出方式連接 比較簡單，但抗噪性能差，所以采取差分輸出方式，以盡量減少信號噪聲以及電磁的干擾。尤其是采用差分輸出方式可以將所有偶次諧波通過正反兩個輸入信號基本上互相抵消。

3 提高信號精度

經(jīng)過上述的數(shù)字的信號生成，數(shù)模轉(zhuǎn)換及轉(zhuǎn)換，基本上可以得到所需要的頻率為11 MHz 的信號波形。信號上疊加了很多的高頻噪聲，無法滿足下級采樣系統(tǒng)對低噪聲的要求。因此 需要從PCB的布局、布線及器件的配置等多個角度人手，對信號進行改進，把噪聲限制在10 mV 以下，主要從以下三方面來提升系統(tǒng)性能，抑制噪聲：

（1）電源濾波部分。電源噪聲的危害*大，通過對電源部分增加濾波電路來濾除電源 噪聲，同時因為大旁路電容可能因諧振而失效，所以在電路板上布置了一些比較小的旁路電 容陣列，CPLD器件的每個供電電壓管腳都要外接0.1μ ，電容來進行濾波。

（2）由于系統(tǒng)工作在較高的頻率，所以要考慮到信號的完整性問題，即解決信號的反 射及信號之間的串?dāng)_問題。選取串聯(lián)端接的方法，并且將匹配電阻盡量靠近信號發(fā)送端。同 時將設(shè)計完成的PCB圖導(dǎo)入CADENCE軟件進行仿真，確定*佳的串聯(lián)電阻值，實際系統(tǒng)通過串 聯(lián)匹配電阻后，信號的過沖和振鈴現(xiàn)象得到了有效的消除。

（3）增加模擬一階有源濾波電路。通過示波器發(fā)現(xiàn)生成信號上疊加有高頻噪聲，為了 濾除該噪聲，選用OPA680放大器構(gòu)成有源低通濾波電路。通過調(diào)節(jié)器件參數(shù)來改變?yōu)V波器的 低通頻率范圍，大大方便了系統(tǒng)調(diào)試，有效的濾除了高頻噪聲。在接插件管腳增加RC低通濾 波電路，實際證明對提高信號質(zhì)量有一定的改善作用。

4 結(jié)束語

編譯仿真通過后，在頂層用原理圖進行綜合實現(xiàn)，然后燒入芯片進行實驗，并根據(jù)實際 運行情況，對設(shè)計進行改進。如根據(jù)實際器件的延時特性．在設(shè)計中某些地方插入適當(dāng)?shù)难?/span> 遲單元以保證各時延一致。本設(shè)計完成了CCD 輸出信號仿真,并給出*終仿真波形。我們對 設(shè)計的信號發(fā)生器在不同配置數(shù)據(jù)下的輸出信號進行了測試，信號的波形和信噪比都完全能 達到系統(tǒng)所要求的性能指標(biāo)，從而表明該設(shè)計方案是行之有效的。

本文作者**點：本文設(shè)計了一種基于CPLD的可編程高精度CCD信號發(fā)生器。充分利用CPLD的可編程性．模擬出滿足系統(tǒng)要求的CD信號，輸出信號頻率達到1IMHZ。

基于CPLD的CCD信號發(fā)生器的研究基于CPLD的CCD信號發(fā)生器的研究