U4322A 總線探頭主要特性與技術(shù)指標(biāo)
U4322A 總線探頭**的數(shù)據(jù)恢復(fù)和靈活的應(yīng)用模式
- 支持 2.5 GT/s（**代）、5.0 GT/s（**代）和 8.0 GT/s（第三代）速率
- 使用 ESP（均衡監(jiān)聽探頭）技術(shù)，可確保在全部 3 代平臺(tái)以及所有 x1 至 x16 鏈路寬度上進(jìn)行**的數(shù)據(jù)恢復(fù)
- 微彈簧技術(shù)提供與信號(hào)腳的可靠連接
- 探針上的彈簧蓋可以在不使用探頭時(shí)對(duì)其進(jìn)行保護(hù)
- 為了降低測(cè)試成本，確保只使用一種類型：
? - X16 直接
? - X16 混合
? - X8 雙向
? - 雙功能支持（一個(gè)鏈路充當(dāng) 2 個(gè)邏輯鏈路）
- 每 4 通道具有一個(gè)獨(dú)立的參考時(shí)鐘，可*大程度地發(fā)揮版圖的靈活性
U4322A 總線探頭描述
用于 PCIe 的安捷倫中間總線 3.0 使用 ESP 技術(shù)可確保捕獲的數(shù)據(jù) 100% **。
U4322A 總線探頭業(yè)界獨(dú)有的 ESP 技術(shù)，適用于**的數(shù)據(jù)捕獲
Agilent PCIe 3.0 分析儀采用了安捷倫獨(dú)有的 ESP（均衡監(jiān)聽探頭）技術(shù)，能夠根據(jù)分析儀正在監(jiān)測(cè)的通道類型調(diào)諧所用的均衡算法。這可以確保分析儀中捕獲的數(shù)據(jù)恰好是總線上的數(shù)據(jù)。在高達(dá) 8GT/s 的情況下，如若沒有此項(xiàng)功能，極有可能誤傳總線上的數(shù)據(jù)，從而導(dǎo)致浪費(fèi)幾小時(shí)甚至幾天的驗(yàn)證時(shí)間。
PCI Express 和 PCIe 是 PCI-SIG 的注冊(cè)商標(biāo)。
